'RISC-V CPU를 이용한 계산기' 프로젝트

제목 : Design RISC-V CPU with Simple Bus & Peripherals

프로젝트 기간 : 2024.06.05~2024.06.10

팀원 : 4명

사용 언어 : SystemVerilog

프로젝트 목표 :

  1. RISC-V CPU와 Simple BUS의 구현 및 검증

  2. RISC-V RV32I를 적용한 계산기 설계

  3. Multi-Cycle을 적용한 RISC-V 아키텍처 설계

  4. GPI, GPIO, UART, FND 주변장치 통합

결과 동영상 :

 

관련 파일:

RISC-V CPU를 이용한 계산기.pdf

5.61MB

 

PPT 형식으로 발표자료를 구성하였지만 파일 크기 문제로 pdf 형식으로 올립니다.