Button Detector의 posedge를 감지해 AXI4 Lite에 있는 Register 안에 넣기 → FIFO 이용하기
buttonDetector_v1_0_S00_AXI.v
buttonDetector_v1_0.v
'[하만]세미콘 아카데미 > verilog' 카테고리의 다른 글
| 'RISC-V CPU를 이용한 계산기' 프로젝트 (0) | 2024.09.05 |
|---|---|
| 'FPGA를 활용한 Clock, Stopwatch 모듈 설계 및 검증' 프로젝트 (0) | 2024.09.05 |
| 0621 Microblaze interrupt (0) | 2024.07.10 |
| 0620 Microblaze_GPIO_MyIP (0) | 2024.07.10 |
| 0619 Microblaze_gpio (0) | 2024.07.10 |